This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.


As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

(54) LITHOGRAPHY AND DEVICE THEREOF

- (11) 2-27714 (A)
- (43) 30.1.1990 (19) JP
- (21) Appl. No. 63-177157 (22) 18.7.1988
- (71) HITACHI LTD (72) OSAMU SUGA(2)
- (51) Int. Cl³. H01L'21/027

PURPOSE: To prevent heat generation due to the continuation of shots by obviating the spatial adjoining of shots continuing with time in each molding electronray shot executed by a variable molding type electron-ray lithographic device.

CONSTITUTION: An electron beam 12 emitted from electron rays 11 is deflected by a beam deflection system 13, and shot onto the surface of a sample 15 on a movable sample base 14, and a desired graphic is drawn and processed while the shots are connected successively. Each shot continuing with time is not made to adjoin spatially at that time. Consequently, shots to the sample 15 are not continued spatially, thus preventing the heat generation of the sample 15 due to the continuation of the shots. Accordingly, a fine drawing pattern can be formed without increasing the drawing time.



(54) HEATING STAGE FOR VAPOR GROWTH DEVICE

(11) 2-27715 (A)

(43) 30.1.1990 (19) JP

(21) Appi. No. 63-177504 (22) 15.7.1988


(71) MITSUBISHI ELECTRIC CORP (72) TORU YAMAGUCHI

(51) Int. Cl². H01L21/205,H01L21/31

PURPOSE: To form a film produced by reaction having a uniform thickness on a work by concentrically disposing a plurality of heaters in a heating stage and controlling the quantity of transmission over the work base surface of

the heating stage at each heatef.

CONSTITUTION: An outer heater 11a, an intermediate heater 11b and an inner heater 11c are arranged concentrically into a heating stage body 2. The temperatures of each hoater can be controlled respectively independently. Consequently, the quantity of transmission over the work base surface of the heating stage can be controlled at every heater, thus heating the work base surface in response to resired temperature distribution. Accordingly, a film produced by reaction having a uniform thickness can be formed on a work.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 2-27716 (A)

(43) 30.1.1990 (19) JP

(21) Appl. No. 63-176723 (22) 15.7.1988


(71) TOSHIBA CORP (72) TADASHI MATSUNOU(3)

(51) Int. Cl'. H01L21/28//H01L27/092

PURPOSE: To prevent a diffusion into a region having different characteristics of an impurity when doping with the impurity is performed through a SAC(Self-Aligned-Contact) technique by separately boring contact holes to an N-type

diffusion layer and a P-type diffusion layer, not simultaneously.

CONSTITUTION: A well-shaped diffusion layer 12 having a conductivity type opposite to an N-type substrate 11 is formed onto the substrate 11, and an inter-element isolation region 13 and a wiring 18 are shaped. An N-type impurity diffusion layer 21 is formed into the substrate 11 while a P-type impurity diffusion layer 22 is shaped by implanting fluorine ions. An inter-layer insulating film 14 and an insulating film 15 containing an impurity in high concentration for a reflow at a low temperature are formed. A first contact hole 31 is bored to the N-type diffusion layer 12, and ions are implanted through the opening. thus shaping an N-type diffusion layer 23 by SAC. A second contact hole 32 is bored to the P-type diffusion layer 22 and the wiring 18, a wiring material is deposited on the whole surface, and a wiring 16 is formed through patterning, The first contact hole 31 is clogged by a mask member for shaping the second contact hole 32 at that time.



⑩日本国特許庁(JP)

(1) 特許出願公開

母 公 開 特 許 公 報 (A)

平2-27716

⑤Int. Cl. *

遊別記号

庁内整理番号

母公開 平成2年(1990)1月30日

H 01 L 21/28 H 01 L 27/092

L 7738-5F

7735-5F H 01 L 27/08

321 F

審査請求 有 請求項の数 2 (全8頁)

公発明の名称 半導体装置の製造方法

②特 顧 昭63-176723

20出 顧昭63(1988)7月15日

正 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

危発明者 柴田 英 毅

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発明者 楷本 一彦

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研充所内

@発明者 佐々木 寿代

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株式会社 東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外

外2名

明 越 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 第1 専電型の半導体基板内に少なくとも N型拡散層と、P型拡散層とを育する半導体装置の製造方法において、 装 N型拡散層および装 P型拡散層の一方に対する開孔工程が、 他方の拡散層に対する関孔より前に行われることを特徴とする半導体装置の製造方法。

(2) 度N型拡散層に対する関孔後、および度P型拡散層に対する関孔後のいずれか一方、あるいは双方に対して夫々同型の不純物ドーピングと、 熱処理工程を行うことを特徴とする環次項1配数の半導体質量の製造方法。

3. 発明の詳細な説明

【発明の目的】

(選業上の利用分野)

この発明は、半導体装置における配線間の接続に関するもので、特にN型およびP型の拡散層に

至る関孔工程を含む半導体装置の製造方法に関する。

(従来技術)

従来技術では、半導体基板内にN型およびP型の拡致層を形成した後、層間絶縁機を堆積し、袋N型拡散層と、P型拡散層に対して1度にコンタクト孔を開孔した後、金剛配線を行っていた。

このような半事体変置の製造方法によると、従来、N型MOSFETにおいて、コンタクト孔を開入する場合、コンタクト孔が拡散層から外れないよう、マスク合わせの余裕を设ける必要があった。近年、電子の改細化がようでの合わせの余裕を設けるの合わせの余裕を設けるのので、電子の改細のでは、のよびを用いたイオンを用いたイオンは指布拡大と、リンを含んだ物質によった、いわゆる公知のでは、数値がようとする。しかしたの技術をN型およびP型は数層が共存したの技術をN型およびP型は数層が共存したの技術をN型およびP型は数層が共存したの表した。この技術をN型およびP型は数層が共存したの表した。

44、公司、12°YXXXX1、12°XXXX

また、例えば、N型拡散層に対して、S A C 技術を用いる場合、N型拡散層と、ポリシリコン配理に対するコンタクト孔を同時に開孔し、N型の不純物を拡散した場合、ポリシリコン配理に拡散したN型ドーパント材が、拡散移動し、M O S F E T のゲート酸化

拡散層へ拡散することを防ぐことにより、拡散層とのコンタクト特性の劣化を抑え、コンタクト特性の劣化を抑え、コンタクト特性の良好なSAC技術を用いた半導体装置の製造方法が提供できる。

(作用)

競を破壊し、動作を不能とする。これは、P型拡散局へのコンタクト孔を同時に関孔し、SAC技術を用いてP型ドーパント材がMOSPETまで拡散された場合にも含える。

(免引が解決しようとする理想)

この免明は上記のような点に置みてなされたもので、N型拡散層とP型拡散層上を同一基板上に有する半導体装置において、コンタクト特性の良好な前記半導体装置の製造方法を提供することを目的とする。

[発明の構成]

(江道を解決するための手段)

できる.

また、この製造方法によると、ポリンリコンの配線にコンタクト孔を開孔する際にも別々に開孔することにより、ポリンリコンの配線に対する、SAC技術による不執物のドーピングの際、気田中を介してのポリンリコンへの不執物のドーピング、および熱処理工程の熱による状であるいは、ゲート酸化膜の破壊を防ぐことができる。

(実施例)

以下、第1図乃至第4図の製造工程図を多照して、この允明の実施例に係わる半導体装置の製造 方法を説明する。

(1) 第1図(a)乃至第1図(c)は、第1の 実施例の半導体装置の製造方法を工程順に示す所 面図である。

第1図(a)において、N型の半導体基板11 上に、基板とは反対導電型の井戸状態数層12を 形成し、LOCOS法を用いて、素子間分離領域 13を形成し、疑いて、連続を呼びずで配額128を

Free Comments

特開平2-27716(3)

次に、第1回(b)において、N型拡散局21 に対して、図示しないマスクを用いて第1のコンタクト孔31を異方性エッチングにより開孔し、 例えばヒポイオンAs * を加速電圧40KeV、 ドーズ量5×10¹³cm⁻²の条件でイオン注入し、 850でで30分間アニールすることにより、 S'ACによるN型拡散局23を形成する。

リコン配線へも別々にコンタクト孔を開孔することにより、ポリシリコンに対する不純物のドービング、および無処理工程の熱による拡散移動によるMOSFETの特性劣化、あるいは、ゲート酸化素の破壊の恐れがなく、良好なMOSFET特性を持つMOSFETを超えた、良好なコンタクト特性を行する半導体装置が製造できる。

(2) 第2図(a)乃至第2図(c)は、第2の 実施例に係わる半導体装置の製造方法を工程順に 示す断面図である。

第2図(a)において、P型の半導体基板11上に、基板とは反対導道型の井戸状性数層12を形成し、LOCOS法を用いて、素子間分離機13を形成し、接いて、ポリシリコン配線18を形成する。次にこの素子間分離領域13で分離領域の半導体基板11中にP型を14物は数層22をファ化ホウ素イオンBF2を加速地圧50KeV、ドーズは5×10^{10円2}の条件でイオン注人にで形成し、また、N型不純物性数層21をヒ素イオンAs*を加速地圧40

a.

次に、第1回(c)において、Pae 拡散層 22、 およびポリシリコン配達 18に対して第2のコンタクト孔32を異方性エッチングにより開孔し、全面に Accumum Cuumum Si合金配線材料をスパッタ 法により地数し、これをパターニングして、配線16を形成し、全面に層面地段 第17を堆積する。この時、第2のコンタクト孔32を形成するためのマスク部材により、第1のコンタクト孔31は 20がれている。

KeV、ドーズは5×10¹³ cc⁻² の条件でイオン た人して形成する。次に層間絶疑器として、 CVD法により、シリコン酸化膜14、および低 温リフロー用の高濃度不純物含有の絶疑膜15、 例えば、BPSG (ホウ素ーリンケイ酸ガラス) 膜を堆積形成した後、900℃で30分間アニー ルすることにより、前記絶疑額15の表面平坦化 を行う。

次に、第2因(b)において、P型拡散層22に対して、因示しないマスクを用いて第1のコンタクト孔31を異方性エッチングにより開孔し、例えばフッ化ホウ煮イオンBF2 * を加速電圧40KeV、ドーズ坠5×10^{11cg-2}の条件でイオン注入し、850℃で30分間アニールすることにより、SarAi-C-によるP型拡散層24を形成す

次に、第2回(c)において、N型拡散制21、およびポリシリコン配練18に対して、第2のコンタクト孔32を双方性エッチングにより開孔し、全面にA_L__ Cu - S 1 合金配線材料をスパッタ

法により地観し、これをパターニングして、配理 16を形成し、全面に層間地球第17を堆積する。 この時、第2のコンックト孔32を形成するため のマスク部材により、第1のコンタクト孔31は 歯がれている。

1 。

 あるいは、ゲート酸化集の破壊の恐れがなく、良好なMOSPET特性を持つMOSPETを開えた、良好なコンタクト特性を有する半導体質量が 型流できる。

(3) 「第3日(<u>a</u>)乃至第3日(c)」は、第3の 実施例の半導体装置の製造方法を工性順に示す 版図である。

23 図 (a) において、N型の半導体基板11 上に、落板とは反対等電型の井戸状は散陽12を 形成し、LOCOS法を用いて、素子間分離領域 13を形成する。次に、メモリセル領域において、 もかパン外用のトレンチ線33を開孔し、ゲート 酸化膜19を無酸化により形成する。疑いて、過去 アグリコン配達18、メモリセルのスイッチング ・トランジスタのゲート電極25、およびメモリ セルのキャパンタのゲート電極25、およびメモリ セルのキャパンタのゲート電極26を形成する。 次に、煮子間分離領域13で分離された素子領域の半導体基板11中にN型不純物拡散層21、 および27をヒポイオンAs*を加速電圧40 XeV、ドーズ位5×1010m⁻²の条件でイオン

注入にて形成し、また、P型不純物盆故層 2 2 をファ化ホウ素イオンB F 2 * を加速電圧 5 0 Ke V、ドーズ量 5 × 1 0 13 CG 2 の条件でイオン注入して形成する。次に層間絶縁異として、C V D 法により、シリコン酸化県 1 4 、 および、ピリフロー用の高濃度不純物含有の絶縁異 1 5 、 の表面では、B P S G (ホウ素ーリンケイ酸ガラス)膜を形成した後、9 0 0 で 3 0 分間でコールすることにより、 的記絶線質 1 5 の表面平坦化を行う。

第3図(b)において、メモリセルのスイッチング・トランジスタのN型拡散層27に対して、 図示しないマスクを用いて第1のコンタクト孔 31を異方性エッチングにより関孔し、例えばヒ オイオンAs↑ を加速電圧40KeV、ドーズ量 5×10¹³ロマの条件でイオン注入し、850℃ で30分間アニールすることにより、SACによー るN型拡散層23を形成する。

次に、第3回(c)において、N型拡散層21、 P型拡散層22、および機能を対象によるには18に 対して、第2のコンタクト孔32を異方性エッチングにより開孔し、全面に法1-Cu-Si合金配線材料をスパッタ法により堆積し、これをパターニングして、配線16を形成し、全面に層間絶縁17を堆積する。この時、第2のコンタクト孔32を形成するためのマスク部材により、第1のコンタクト孔31は塞がれている。

特別平2-27716(5)

ーピング、無処理工程の無による拡致移動による MOSFETの特性劣化、あるいは、ゲート硬化 機の破場の恐れがなく、良計なMOSFET特性 を持つMOSFETを届えた、良計なコンタクト 特性を有する半導体装置が製造できる。

. . 10

(4) 第二4回 (a.) 乃至郊4回(c.) は、郊4の 実施例の半導体技量の製造方法を工程順に示す断 面図である。

第4回(a)において、P型の半導体基製11上に、基製とは反対非電型の非戸状拡散層12を形成し、LOCOS法を用いて、素子間分離領域13を形成する。次に、メモリセル領域において、キャバシタ用のトレンチ溝33を開孔し、ゲート、使化第19を無酸化により形成する。疑いて、ボリシリコン配線18、メモリセルのスイッチング・トランジスタのゲート電極25、およびメモリセルのキャバシタのゲート電極25を形成する。次に、素子間分離領域13で分離された素子領域の半導体送板11中にP型不純物拡散層22、および28をファ化ホウ素イオンBP2*を加速電

対して、第2のコンタクト孔32を異方性エッチングにより開孔し、全面に Al-Cu-Si合金配線材料をスパック法により推破し、これをパターニングして、配線16を形成し、全面に層間絶球験17を堆積する。この時、第2のコンククト孔32を形成するためのマスク部材により、第1のコンタクト孔31は露がれている。

圧50 K • V、ドーズ量5 × 10 1 1 cm 2 の条件でイオン注入にて形成し、また、N型拡散層 2 1 をヒポイオン A • * を加速電圧 4 0 K • V、ドーズ 量5 × 10 1 1 cm 2 の条件でイオン注入して、形成する。次に、層間地提供として、C V D 法により、シリコン酸化镁 1 4 、および低温リフロー用の高速度不純物含有の地提帳 1 5 、例えば、B P S G (ホウボーリンケイ酸ガラス) 膜を形成した後、9 0 0 でで 3 0 分間アニールすることにより、前記地経験 1 5 の表面平坦化を行う。

次に、34 図(b)において、メモリセルのスイッチング・トランジスタのP型拡散器 2 8 に対して、図示しないマスクを用いて第 1 のコンタクト孔 3 1 を 3 方性エッチングにより 開孔し、 門えばファ化ホウ素イオンB F 2 + を 加速電圧 4 0 K e V 、ドーズ量 5 × 1 0 ¹³ cm⁻² の条件でイオン注入し、8 5 0 でで 3 0 分間アニールすることにより、S A C による P型拡散器 2 4 を形成する。

次に、第4回(c)において、N型拡散層21、 P型拡散層22、およびポリシリコン配線18に

る不純物のドーピング、無処理工程の無による 拡散移動によるMOSFETの特性劣化、ある いはゲート酸化質の破壊の恐れがなく、良好な MOSFET特性を持つMOSFETを備えた、 良好なコンタクト特性を有する半導体袋罩が製造 できる。

[免明の効果]

近年、太子の敬細化と共に、コンタクト孔の領方向の寸法の縮小が選み、合わせて、コンタクト孔の関方向の寸法の縮小が選み、合わせて、コンタクト孔回りのアライメント余裕のスケールダウンにも一段と伯市が掛り、各方面で拡散層に対する SAC (Solf-Allgaod-Contact) 技術が検討されている。SAC を実現する方法としては、消イオン 注入法や、 関層不能物 拡散法 が 、 CMO S 構造のような、同一基 医内に、 N型と、 P型の拡散層が存在する半導体集積回路に が 、 CMO S 構造のような、同一基 関語 において、 ない の SAC 技術を用いようとする場合、 従来のように、 N型拡散層、 P型拡散層 それ ぞれに対するコンタクト孔を一度に関孔すると、 SAC における不純物のドーピングによって、 他の 反対導

特閒平2-27716(6)

電型の拡散層に特性の異なる不規物がドービングであれてコンタクト特性が劣化する。また、SAのは、協同な政策にアウトディフュージョンがはい、他の拡散層にアウトディフュージョンのたけに、層関地に乗りから、特性の異なる不規物が拡散層にドービングされて、やはりコンタクト特性が劣化する。

第5回に従来のN型、P型両拡散層に対し、同時にコンタクト孔を開孔し、N型拡散層にヒまイオンによる再イオン注入を用いた場合のコンタクト特性を示す。

第5回(a)は、N型の拡散層に対するコンタクト特性で、第5回(b)は、P型の拡散層が対するコンタクト特性である。これらから明らかに、P型拡散層に対するコンタクト特性には、コンタクト孔同時開孔による、上記のような影響が出ていることが分る。

第6回は、コンタクト・サイズと、コンタクト 抵抗の関係をグラフにしたものである。

今後のコンタクトサイズの散調化を考える上で

4. 図面の簡単な説明


11……半導体基度、12……井戸状弦改器、13……本子間分離領域、14……CVD・シリコン酸化験、15……BPSG膜、16……Al-Cu-Sl合金配線、17……層間絶縁線、18……ポリシリコン配線、19……ゲート酸化験、21……N型不規物拡致層、22……P型不規物拡致層、22……P型不規物拡致層、23……所N型不規物拡致層、24……所P型不規物拡致層、25……トランジスタのゲート電極、26……キャバシタのゲート電極、26……キャバシタのゲート電極、26……キャバシタのゲート電極、27……メモリセルのN型不規物拡散層、28…

は、第6回の職様(a)に示すように、健康の技術、即ち、SAC技術を用いない場合、コンタクト・サイズの確小と共に、コンタクト抵抗の増大は避けられない問題となる。しかしながら、第6回の直線(b)に示すように、SAC技術を用いたならば、コンタクト・サイズの縮小に伴うコンタクト抵抗の増大を抑制することが可能であり、次世代デバイスにおける何らかの STATC 技術の導入は必須であると考えられる。


この発明によれば、N型と、P型の拡散層に対するコンタクト孔を別々に関孔することにより、N型再拡散層を形成するための不純物のドー型が発性を行っても、P型拡散層は随間を行っても、P型拡散層は対象ので発達されているために、コンタクト特性は対象によが可能となる。さらに、ポリシリにより、MOSFETの特性の劣化をも妨ぐことが可能となる。


… メモリセルの P 型不純物拡散層、 3 1 … … 第 1 のコンタクト孔、 3 2 … … 第 2 のコンタクト孔、 3 3 … … トレンチ溝

出版人代理人 弁理士 鈴江武彦



特閒平2-27716(8)





第 6 図